Precision Electronics

<p>The FTC plans to amend the existing Telemarketing Sales Rule (TSR), which allows consumers to block individual telemarketers by telling the outfits to remove consumers' names. The amendment calls for a state-like DNC registry that permits consumers to blanket-block telemarketing calls.</p>

During the quarter, progress continued in transferring a 0.18-micron CMOS process technology from Toshiba and 0.13-micron CMOS process technology from Motorola into Fab 2, the company said.

Der kürzlich von Accellera bekannt gegebene neue Standard SystemVerilog wurde während der Konferenz von Mentor Graphics offiziell anerkannt. Mentor plant, den neuen Standard in zahlreiche eigene Tools, wie zum Beispiel für IC- und programmierbare Logik (ModelSim, Seamless Hardware/Software Co-Verification, HDL Designer Series, Precision Synthesis, Emulation), im Laufe der Zeit einzubinden. Nach Angaben von Mentor Graphics-Chef Walden Rhines ist SystemVerilog mit seinem evolutionären Konzept für Verilog-Designer die bessere Lösung, da es die bisher getätigten Investitionen schützt, während im Design eine höhere Abstraktionsebene zur Verfügung steht.www.mentor.com

Einheitliche SoC-Plattform für Mobil-Infotainment

M63M204KB30T607_Datasheet PDF

Philips Electronics, ARM und Adelante Technologies sind übereingekommen, gemeinsam eine einheitliche SoC-Plattform für zukünftige Applikationen im Bereich des mobilen Infotainments zu entwickeln. Die Systemlösung umfasst die CoReUse- und MoReUse-Programme von Philips, die Expertise in Sachen embedded RISC-Prozessoren von ARM sowie die offenen, integrierten DSP-Lösungen von Adelante. Die ersten Produkte aus dieser Zusammenarbeit werden auf den Automotivesektor ausgerichtet sein.Die angestrebte Systemlösung basiert auf Philips' Nexperia-Mobilplattform mit seinem flexiblen IP-Toolkit, der ARM PrimeXsys-Plattform und Adelantes Galaxic DSP-Technologie, die unter anderem offene DSP-Cores, applikationsspezifische Co-Prozessoren und die C-basierenden Atmosphere-Entwicklungstools umfasst.Wie weiter bekannt wurde, entwickelten Adelante und Axys gemeinsam den virtuellen Prototypen von Adelantes JPEG2000 Referenzplattform, der Adelantes Saturn DSP-Core, einen ARM920T-Core sowie Adelantes optimierten Wavelet- und Ebcot-Coprozessoren beinhaltet. Diese Plattform wurde in Axys' MaxSim Prototypen-Umgebung implementiert, wodurch der Designer schon in einem frühen Entwicklungsstadium Software entwickeln und Systemsoftware debuggen kann. Die frühzeitige Untersuchung von Hard- und Software-Kompromissen auf Systemebene ist ebenfalls möglich.www.semiconductors.philips.comwww.arm.comwww.adelantetech.comwww.axysdesign.com

Synplicity übernimmt Produkte von Iota Technology

Synplicity, Inc., Anbieter von Softwarepaketen für die Entwicklung und Verifikation von ICs, wird Produkte für die Prüfung von Signalintegritäten und Leistungsanalysen von der Iota Technology Inc. übernehmen. Diese Produkte, wie PowerPlanner, RealPower und PowerRoute, werden bei der Entwicklung neuester Synthesetools für kommende ASICs und komplexe ICs verwendet. Iota hat langjährige Erfahrungen in der SoC-Entwicklung, der Signalintegrität im sub-micron Bereich sowie entsprechenden Leistungsberechnungen. Synplicity wird die übernommenen Produkte auch weiterhin als 'stand-alone' Produkte am Markt anbieten, wobei zu beachten ist, dass das entsprechende Iota-Team ebenfalls zu Synplicity überwechselt und mit dem dortigen ASIC-Synthese Designteam zusammen arbeiten wird, um das Power-Routing und die Analysetechnologie in die kommenden Synthesprodukte zu integrieren.Synplicity gab zudem bekannt, dass deren Synthese-Software Synplify nunmehr von IBMs ASIC-Kunden verwendet werden kann.www.synplicity.com

M63M204KB30T607_Datasheet PDF

Top-Down Design für DSP-Designer

Beim AccelFPGA handelt es sich um ein high-level Synthese-Tool, das die DSP-Designumgebung von The MathWorks mit standardisierten FPGA-Designflussdiagrammen verbindet, um die DSP-Entwicklungszeit signifikant zu reduzieren, und zwar durch die automatische Generierung synthesierbarer RTL-Modelle und Simulations-Testbenches von der Matlab Designsprache und dem grafischen Designtool Simulink. Matlab wird bevorzugt von DSP-Entwicklern verwendet. Dadurch, dass nunmehr ein vollständig automatisierter Designpfad von den DSP-Algorithmen bis zur physikalischen Implementierung geboten wird, können Monate an manueller Generierung von RTl-Modellen und Simulationsroutinen eingespart werden. Man kann in diesem Fall von einer wirklichen top-down Designumgebung sprechen.AccelFPGA basiert auf einem Forschungsprojekt (Match: A MATLAB Compilation Environment for Adaptive Computing) der Northwestern University (1998 bis 2001) mit finanzieller Unterstützung der DARPA. AccelChip erwarb die exklusiven Rechte für eine kommerzielle Verwertung der Match-Technologie.www.accelchip.com

M63M204KB30T607_Datasheet PDF

Albany, New York — Auf dem Wege zur kommerziellen Nutzung von Brennstoffzellen gelang der MicroFuel Cells Inc. hinsichtlich des Designs und der Systemarchitektur dieser Energiespender ein entscheidender Entwicklungsschritt: Das Unternehmen stellte vor wenigen Tagen den Prototypen einer Methanol-Mikrobrennstoffzelle vor, die je nach Applikation skalierbar ist. Aufgrund des neuen Designs sind zum Beispiel die sonst üblichen Pumpen nicht mehr notwendig, während höher konzentrierte Brennstoffe verwendbar sind und die Position der Zelle keine Rolle mehr spielt. Der Prototyp demonstrierte mit seiner auswechselbaren Methanol-Patrone zwar erst eine Leistung von 0,24 Wattstunden/Kubikcentimeter, soll es aber recht bald auf fünf Wattstunden bringen.Der Prototyp ist komplett integriert und verfügt neben der Brennstoffzelle und Patrone über einen DC/DC-Umsetzer sowie die entsprechenden Steuerungsschaltungen für den Ladungsprozess und die Brennstoff-Flussrate.www.mtimicrofuelcells.com

Washington — Nachdem die Konjunktur offensichtlich hartnäckig am Boden bleibt und nicht nur im Telekommbereich bereits schlimme Folgen aufzeigt, wittern einige Elektronikunternehmen einen möglichen Ausweg im bisher eher nebenbei abgefertigten Behördengeschäft. Besonders nach der 9/11-Katastrophe gehen die Verkaufsstrategen nicht nur aus dem Silicon Valley davon aus, das besonders der neu geschaffene Behördenbereich 'Homeland Security' einiges an Geld aufweisen wird. Ausserdem dürften einige Budgets bei CIA, FBI sowie anderen Sicherheitsbehörden wohl kräftig aufgestockt werden. Die Regierung will zum Beispiel deren alljährliches IT-Budget um fast 10 Prozent auf 53 Milliarden Dollar erweitern; die Bundesstaaten und nachgeordneten Behörden gaben letztes Jahr für hi-tech Produkte und Dienstleistungen nicht weniger als 78 Milliarden Dollar aus.So ist es kein Wunder, dass nach einschlägigen Presseberichten nahezu alle relevanten Unternehmen, von Oracle und Microsoft über Intel und Sun Microsystems bis hin zu Bio-Key International und Cisco Systems ihre Marketinginitiativen neu in Richtung Washington, D.C., orientieren, um am neu entfachten Sicherheitswesen teilnehmen zu können. Microsoft eröffnete erst kürzlich für $25 Millionen ein 'Innovation & Technology Conference Center' in der Nähe der Hauptstadt, um das besagte Geschäft noch besser in den Griff zu bekommen.Die AeA (vormals American Electronics Association) hat inzwischen mehr als 3000 Unternehmen gelistet, die mit der Regierung ins Geschäft kommen wollen; rund 80% dieser Firmen sind Neuzugänge.

Just as blueprints ensure a home is built to the exact specification of the homeowner, a verification strategy put in place prior to the start of a design project will ensure that a chip works as it is supposed to work. By incorporating an automated verification methodology featuring formal assertion checking, designers have the means to overcome the complexity of verifying SoC designs.

Dino Caporossi is vice president of corporate marketing at formal verification provider Verplex Systems.

Editor's note: The following article shows how you can minimize power consumption for SerDes blocks. A related sidebar provides more insight on how the trend towards serial I/O is driving SerDes solutions.

With the advent of deep-submicron processes, system-on-chip (SoC) architects and designers face many challenges. Not the least of these is managing the power budget of multi-million-gate ASICs that are processing gigabit-per-second wire-line data.

The engine for the intensive I/O processing needed to move data on and off chip is a SerDes (serializer/deserializer) macrocell that multiplexes external serial data from Fibre Channel, Serial-ATA, InfiniBand, Gigabit Ethernet and other system-level pipes into parallel data streams suitable for internal ASIC buses. After on-chip processing, the data is serialized and returned to the system in serial streams.

书名/章节总字数状态更新时间

Moreover, China's foundry players are not necessarily under pressure to delivera quick return on their investments. That in turn may allow them to exert pricepressure on components manufactured at 0.25 micron and above, such asmixed-signal and analog ICs and components geared for certain consumerelectronic and telecom applications.

Copyright © 苏ICP备11090050号-1 tl431 datasheet All Rights Reserved. 版权投诉及建议邮箱:291310024@725.com